⑩日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平1-271869

@Int. Cl. 4

識別記号

庁内整理番号

(4)公開 平成1年(1989)10月30日

G 06 F 15/20 H 03 K 19/00 D-7230-5B

D - 8326 - 5 J

審査請求 未請求 請求項の数 2 (全5頁)

60発明の名称

伝達遅延時間計算方法

②)特 願 昭63-100803

の出 願 昭63(1988) 4月22日

仰発 明者

薄井

敏 īF 東京都港区芝5丁目33番1号 日本電気株式会社内

願 勿出

日本電気株式会社

東京都港区芝5丁目33番1号

弁理士 内原 70代理

明

1. 発明の名称

伝達遲延時間計算方法

- 2. 特許請求の範囲
 - 1. 半導体集積回路の論理シュミレーション方法 において、各出力端子に接続される負荷及び配 線の容量を計算する第1の計算工程と、各ゲー トの出力信号の立ち上り・立ち下り時間を計算 する第2の計算工程と、前記2つの計算工程で 計算された結果に基づいて伝達遅延時間を計算 する第3の計算工程とを含むことを特徴とする 伝達遅延時間計算方法。
 - 2. 前記伝達遅延時間の計算は、入力波形の立ち 上り、立ち下り時間と負荷容量の2つのパラ メーターにより行なわれる事を特徴とする特許 請求範囲第1項記載の伝達遅延時間計算方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体集積回路の論理シュミレーショ ンに関し、特にCMOS回路の伝達遅延時間の計 算方法に関する。

〔従来の技術〕

近年、ゲートアレーや、マイクロプロセッサー などCMOSの論理集積回路が急速に増えて来て いる。この様な論理回路の回路設計には、コン ピューターを使用して、様々な回路シュミレー ションが行なわれており、トランジスタレベルで 回路シュミレーションを行なうSPICEなどの デバイスシュミレーターから、回路の論理のみの シュミレーションを行ならシュミレーターまで 様々なシュミレーターが現在使われている。

[発明が解決しようとする課題]

特に、ゲートアレーの回路設計においては、回 路規模が非常に大きいのでトランジスタレベルで シュミレーションを行ならデバイスシュミレー ターでのシュミレーションは、コンピューターの 処理時間がかかりすぎ、回路全体のシュミレーションを行なう事は、ほとんど不可能である。その為、一般的に広く用いられているシュミレーション方法は、まず、回路で使用されている各ゲート、プリップ・フロップなどの伝達遅延時間を求めておき、その伝達遅延時間に基ずいてると、大規模な回路のシュミレーションを行なう方法である。この方法ならば、大規模な回路のシュミレーションを行なる代りに、デスは時間でコンピューター上で処理出来る。しかしながら、処理時間が短かくなる代達遅延時間の計算精度が低下してしまうという欠点がある。

従来の伝達遅延時間の方法は、伝達遅延時間がその負荷容量すなわち、その出力端子に接続されている配線容量と入力容量のみによって決定されるというものであった。例えば、第2図に示す回路において、NANDゲート20の伝達遅延時間を算出する場合、NANDゲート21とNANDゲート22の入力容量Ci,とCi,と配線容量Cwの

-3-

形の立ち上り時間trをtr=1nS,2nS, 4 n S , 1 0 n S と変えた時の負荷容量特性を示 す。第4図の様に、入力波形の立ち上り時間が小 さい場合には、伝達遅延時間は負荷容量に対して 直線的に増加して行くが入力波形が鈍り立ち上り 時間が大きくなると、伝達遅延時間は負荷容量に 対して一次式では表わせなくなり、伝達遅延時間 そのものもかなり大きくなる。具体的な数値で示 すと、負荷容量C_L=1.0 pFで入力波形のtr = 1 n S では t p d = 1.1 n S であるのに対して、tr=10nSではtpd=2.4nSと2倍以上 の差がある。実際の回路では入力波形のtょはさ ほど大きくならないがそれでも5nS程度にはな るので、伝達遅延時間の見積りを従来の様に一次 式で行なっている場合と比べると、かなりの誤差 が生じる事が明らかである。また、CMOS回路 はPチャンネル型トランジスタと、Nチャンネル 型トランジスタより構成されており、ゲートアレ イの様に使用出来るトランジスタのチャンネル長 Lと、チャンネル幅Wが一定の場合、回路構成に

和がNANDゲート20の総負荷容量となるから、総負荷容量C」は、C」=Ci」+Ci,+C。となる。NANDゲート、NORゲートなどの伝達遅延時間の負荷容量依存性はおよそ第3図に示す様な特性となり、ほぼ直線近似が可能と考えられていたので、NANDゲート20の伝達遅延時間はFを定数とすると

伝達遅延時間 t p d = F · C L = F · (C i + C i + C i + C v) となる。

しかしながら、CMOS回路による半導体集積回路では、様々な要因によって伝達遅延時間が変動することが知られており、上記の式の様な、直線近似では計算精度が悪い。主な変動要因としては、入力波形による影響と論理スレッシュホールドレベルの変動の2点が上げられる。入力波形による医連遅時間の変動は、ゲートに立ち上り、立ち下り時間の大きい波形を入力した時と、立ち上り・立ち下り時間の小さな波形を入力した時では、伝達遅延時間が大きく変ってしまうことである。第4図にNORゲートの伝達遅延時間を入力する彼

- 4 -

よって入力スレッシュホールド電圧が大きく変っ てしまう。第5図(a)と(b)にCMOSのNAND ゲートとNORゲートの回路の例を示す。 10~ 10"はPチャンネル型トランジスタで、11~ 11"はNチャンネル型トランジスタである。 NANDゲートではPチャンネル型トランジスタ が並列に接続され、Nチャンネル型トランジスタ は、直列に接続されているので、回路のスレシュ ホールド電圧は低くなる。逆にNORゲートでは、 Pチャンネル型トランジスタが直列になり、 N チャンネル型トランジスタが並列となるので、ス レシュホールド電圧は高くなる。第6図にNOR ゲート, NANDゲートの伝達特性(入力電圧↔ 出力電圧特性)の例を示す。第8図において、実 線はNORゲートの伝達特性で、点線はNAND ゲートの伝達特性である。第6図からNAND ゲートとNORゲートのスレシュホールド電圧は、 それぞれ、およそ3.0 V と 2.1 V となり、実に 1 V 近いスレシュホールド電圧の差があることが解か る。これが、3入力ゲートや4入力ゲートなど多

入力になればなるほどスレシュホールド電圧の差 が大きくなって来る。論理シュミレーションにお いては、信号は"l"または"O"の値しか取ら ないので、立ち上り・立ち下りの時間は考慮され ない。その為、ゲートによってスレシュホールド 電圧に差があると、立ち上り・立ち下り時間の大 きな波形を入力した時に伝達遅延時間に、大きな 誤差が発生してしまう。具体的な例で考えると、 論理シュミレーションでのスレシュホールド電圧 を2.5 Vとして、0 V~5 Vまでの立ち上り時間 10nSの信号を2入力NANDゲートと、2入力 NORゲートに入力した場合では、2入力NOR ゲートは実際の論理スレシュホールド電圧が 2.1 Vであるので、 $10(nS) \times (2.5-2.1) / 5 = 0.8$ (nS) より、NORゲートは 0.8 n S 早く動作す る。一方NANDゲートは、実際のスレシュホー ルド電圧が 3.0 Vであるので、10(nS)×(2.5-3.0) /5=-1.0 (nS) より、1 n S も遅れて動 作する事になる。NANDゲートやNORゲート のtpdが1~数nSである事から考えると、こ

-7-

メーターから計算される事を特徴としている。
. 〔実施例〕

次に、図面を参照して本発明をより詳細に説明 する。

第1図は、本発明の遅延時間計算プログラムの システム構成の一実施例である。1は負荷容量, 配線容量計算モジュールである。2は立ち上り・ 立ち下り時間計算モジュールで、3は遅延時間計 算モジュールで、4はモジュール1で計算された 負荷容量計算結果で、5はモジュール2で計算さ れた立ち上り・立ち下り時間計算結果である。 6 はモジュール 3 で計算された、遅延時間計算結果 で、7は各種計算を行なり為のライブラリファイ ルである。本発明の遅延時間計算は、まず第1ス テップとして、解析を行なら回路の接続情報と、 配線容量のデータ、及び、ライブラリィアより各 ゲートの出力端子に接続される総負荷容量が計算 され計算結果4に出力される。第2ステップとし て、第1ステップで計算された負荷容量とライブ ラリィ 7 より各出力端子の出力信号の立ち上り・

の誤差は非常に大きくなってしまう。この誤差を 無くす為には、論理シュミレーションの処理方法 そのものを変えて、信号に立ち上り・立ち下り時間を考慮しながら論理シュミレーションを行なう 様にすればよいが、論理シュミレーションでの処理が複雑になり、処理時間が非常に長くなってしまう。従って、本発明の目的は、論理シュミレーターは従来のままにしておき、その前処理として 遅延時間の計算を精度よく行なう事を目的としている。

[課題を解決するための手段]

本発明の遅延時間計算プログラムは、負荷容量 計算モジュールと、各ブロックの出力端子に接続 されている負荷容量から出力信号の立ち上り立ち 下り時間を計算するモジュールと、立ち上り立ち 下り時間と負荷容量から遅延時間を計算するモ ジュール、及び遅延時間を計算する為のライブラ リィファイルを有している。また、遅延時間の計 算方法は、そのゲートに入力される入力信号と、 出力端子に接続される負荷容量との2つのパラ

– 8 –

立ち下り時間が計算され、計算結果5に出力され る。第3ステップでは第1ステップ及び第2ステッ プで計算された結果と、ライブラリィ7より各 ゲートの遅延時間を入力される波形の立ち上り・ 立ち下り時間を考慮して遅延時間を算出する。計 算された遅延時間は、論理シュミレーションの実 行の際に参照され論理シュミレーションが行なわ れる。第3ステップの計算では実際の回路の遅延 時間が第12図の様な特性を示すことから、入力 される波形の立ち上り・立ち下り時間と負荷容量 の2つのパラメータに基ずいて伝達遅延時間 t p d が計算されるので、従来の計算式である1次式に 比べて伝達遅延時間tpdの計算精度は向上する。 また、伝達時間tpdの計算誤差のもう一つの原 因である。入力スレッシュホールド電圧の違いも、 入力される波形の立ち上り・立ち下り時間がス テップ2で計算されており、計算ライブラリィ7 の中に各ゲートのスレッシュホールド電圧を入れ ておけば、容易にスレッシュホールド阻圧の誤差 を計算し、補正する事が出来る。また、第2ス

テップでの立ち上り・立ち下り時間の計算は、出力端子の負荷容量と、計算ライブラリィ 7 のパラメーターより、一次式の近似によって求められる。一般に出力の立ち上り・立ち下り時間は負荷容量に対して直線的に増加するので、特に大きな計算 誤差は発生しない。

〔発明の効果〕

以上説明したように本発明は、伝達遅延時間の計算を、出力端子に接続される負荷容量と入力される波形の立ち上り・立ち下り時間の2つのパラメーターから行なう事によって高精度で、計算する事が出来る。また、遅延時間の計算時にこれらの要因を考慮しているので、論理シュミレーターでの処理は従来と同じでよく、論理シュミレーションの処理時間は従来のままであり、短時間に処理する事が出来る。

4. 図面の簡単な説明

第1図は、本発明の遅延計算プログラムの一実 施例を示すフローチャート、第2図は、被測定回


-11-


路の例を示す回路ブロック図、第3図は、伝達遅延時間の負荷特性の例を示すグラフ、第4図は、NORゲートの伝達遅延時間特性例を示すグラフ、第5図(a)および(b)は、それぞれCMOSのNANDゲートとNORゲートの等価回路図、第6図は、NANDゲートとNORゲートの伝達特性を示すグラフである。


1 ……負荷容量, 配線容量計算モジュール、 2 ……立ち上り・立ち下り時間計算モジュール、 3 ……遅延時間計算モジュール、 4 ……負荷容量計算結果、 5 ……立ち上り・立ち下り時間計算結果、 6 ……遅延時間計算結果、 7 ……遅延時間計算ライブラリィ、 1 0~1 0~ …… Pチャンネル型トランジスタ、 1 1~1 1~ …… Nチャンネル型トランジスタ、 1 2~1 2~ …… 入力端子、 1 3 , ……出力端子、 2 0 , 2 2 …… N A N D ゲート、 2 1 …… N O R ゲート、 C i , C i , …… 入力端子容量、 C w…… 配線容量。

代理人 弁理士 内 原 晋

-12-







This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER: _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.